|
  |
|
O kit AEE3298B-K é um perfeito instrumento de aprendizado para estudos com FPGAs. Você pode carregar seu projeto, memorizando-o na EEPROM da placa AEE3298B, e a seguir testar cada função passo-a-passo diretamente em até 32 linhas do FPGA.
Para isso é fornecido um programa, o LMS (Logic Monitor / Stimulator), que trabalha em conjunto com a placa AEE3499 (fornecida no kit) e mostra no computador uma tela similar à de um Analisador Lógico, onde você pode monitorar e alterar o estado e o valor de sinais e barramentos.
Por exemplo, você pode estudar sobre lógica digital e a seguir verificar como isto funciona estimulando um circuito com os estados lógicos previstos em teoria e observando o resultado. Você pode desenvolver uma CPU totalmente nova e testar cada função cuidadosamente.
Todos os sinais da RAM de 32K bytes estão acessíveis através das 32 linhas de monitoração/estimulação. Assim você pode manualmente acessar qualquer posição da memória e ler ou alterar os dados, a partir do LMS, sem ter que carregar algum circuito específico no FPGA. Isto pode ser feito com o FPGA desabilitado ou mesmo durante a operação normal do circuito no FPGA, desde que ele não tente acessar a memória ao mesmo tempo (nenhum dano ocorre neste caso porém não é garantido que você leia ou escreva o dado correto na posição desejada da RAM). Com este recurso você pode escrever na RAM um pequeno programa para seu projeto de CPU executar e depois examinar os dados resultantes.
A figura abaixo mostra um exemplo de tela do LMS. Como pode ser visto o LMS roda em janela de ambiente DOS. No exemplo um acesso manual à SRAM foi feito onde o byte 0x52 foi escrito e lido alguns passos adiante. O programa LMS pode ser livremente obtido por download na página de Arquivos.
|
